半导体生产工艺节点是如何演变的？晶体管的架构是怎样发展成如今模样的？下面告诉他你...半导体生产的工艺节点，牵涉到到多方面的问题，如生产工艺和设备，晶体管的架构、材料等。下面，我们就明确讲解并分析一下，可供大家参照。首先，技术节点是什么意思呢？经常听闻的，诸如，台积电16nm工艺的NvidiaGPU、英特尔14nm工艺的i5，这个长度的含义，明确的定义必须详尽得出晶体管的结构图才讫，非常简单地说道，在早期，可以指出是晶体管的尺寸。

这个尺寸很最重要，因为晶体管的起到，非常简单地说道，就是把电子从一端(S)，通过一段闸极，送往另一端(D)，这个过程已完成之后，信息的传送就已完成了。因为电子的速度是受限的，在现代晶体管中，一般都是以饱和状态速度运营的，所以必须的时间基本就由这个闸极的长度来要求。越高，就越好。

这个闸极的长度，和前面说道的晶体管的尺寸，大体上可以指出是完全一致的。但是二者有区别，闸极长度是一个晶体管物理的概念，而用作技术节点的那个尺寸，是生产工艺的概念，二者涉及，但是无法几乎划等号。在微米时代，这个技术节点的数字就越小，晶体管的尺寸也就越小，闸极长度也就就越小。但是在22nm节点之后，晶体管的实际尺寸，或者说闸极的实际长度，是精于这个数字的。

比方说，英特尔的14nm的晶体管，闸极长度只不过是20nm左右。这里就牵涉到到三个问题：第一，为什么要把晶体管的尺寸增大？以及是按照怎样的比例增大的？这个问题就是在问，增大有什么益处？第二，为什么技术节点的数字无法等同于晶体管的实际尺寸？或者说，在晶体管的实际尺寸并没按比例增大的情况下，为什么要声称是新一代的技术节点？这个问题就是在问，增大有什么技术艰难？第三，明确如何增大？也就是，技术节点的发展历程是怎样的？在每一代都有怎样的技术变革？在这里我特指晶体管的设计和材料。下面尽我所能来问，青睐求证。

第一个问题，一部分的答案早已说道了，因为越小就越好。这个慢是可以必要翻译成为基于晶体管的集成电路芯片的性能上去的。下面以微处理器CPU为事例，如下图右图。

上边这张图的信息量相当大，绿色的点，代表CPU的时钟频率，越高当然就越慢。可以显现出直到2004年，CPU的时钟频率基本是指数下降的，背后的主要原因就是晶体管的尺寸增大。另外一个最重要的原因是，尺寸增大之后，集成度（单位面积的晶体管数量）提高，这有多个益处，一来可以减少芯片的功能，二来，根据摩尔定律，集成度提高的必要结果是成本的上升。

这也是为什么半导体行业50年来如一日地执着摩尔定律的原因，因为如果约将近这个标准，你家的产品成本就不会低于能超过这个标准的输掉，你家就破产了。还有一个原因是晶体管增大可以减少单个晶体管的功耗，因为增大规则的拒绝，同时不会减少整体芯片的供电电压，进而降低功耗。

但也有值得注意，从物理原理上说道，单位面积的功耗并不减少。因此这沦为了晶体管增大的一个很相当严重的问题，因为理论上的计算出来是理想情况，实质上，不仅不减少，反而是随着集成度的提升而提升的。

2000年前后，人们早已预测到，根据摩尔定律的发展，如果没什么技术变革的话，晶体管增大到2010年前后时，其功耗密度可以超过火箭发动机的水平，这样的芯片当然是不有可能长时间工作的。即使约将近这个水平，温度太高也不会影响晶体管的性能。事实上，业界现在也没寻找确实彻底解决晶体管功耗问题的方案，实际的作法是：一方面减少电压（功耗与电压的平方成正比），一方面仍然执着时钟频率。

因此在上图中，2005年以后，CPU频率仍然快速增长，性能的提高主要依赖多核架构。这个被称作“功耗墙”，至今依然不存在，所以你买5GHz的处理器，4GHz的都完全没。以上是三个增大晶体管的主要诱因。可以显现出，都是重量级的提高性能、功能、降低成本的方法，所以业界才不会仍然坚决到现在。

那么是怎样增大的呢？物理原理是恒定电场，因为晶体管的物理学通俗的说道，是电场要求的，所以只要电场恒定，晶体管的模型就不必须转变，这种方式被证明效果最佳，被称作DennardScaling，明确提出者是IBM。电场相等电压除以尺寸。既然要增大尺寸，就要等比减少电压。

如何增大尺寸？非常简单蛮横：将面积增大到原本的一半就好了。面积相等尺寸的平方，因此尺寸就增大约0.7。如果看一下晶体管技术节点的数字：130nm90nm65nm45nm32nm22nm14nm10nm7nm(5nm)不会找到是一个约以0.7为比的等比数列。现在，这只是一个命名的习惯，跟实际尺寸早已有差距了。

本文来源：乐橙AG旗舰厅网址-www.northernbusgarage.com